根據摩爾定律，集成電路中可以容納的晶體管數量將每18個月翻一番。這也意味著半導體材料的改進對于芯片性能的提高非常重要。

　　據國外媒體報道，美國賓夕法尼亞州立大學科學家在《自然-通訊》雜志上發表的一項新研究表明，他們已經成功研制出一種超薄二維材料晶體管，這將大大提高未來芯片的性能。

　　賓夕法尼亞州立大學工程學院工程科學和力學助理教授薩普塔什達斯說，我們現在生活在一個數據驅動的互聯網世界，隨之而來的是大數據對存儲和處理能力的挑戰。

　　晶體管作為集成電路的重要組成部分，如果想要存儲和處理更多的數據，就需要使用更多的晶體管。然而，隨著晶體管特征尺寸的減小，需要更小和更薄的半導體材料來進一步提高芯片性能。

　　目前，三維硅材料用于制造晶體管已經有60年左右的歷史，其尺寸幾乎已經達到極限。特別是經過5nm工藝后，傳統晶體管的性能難以提高，這使得硅在晶體管中的應用越來越具有挑戰性。

　　因此，許多科學家一直在積極探索新技術、新工藝和新材料，發現二維材料具有內在優勢。因為這些二維材料的厚度可以比目前實際使用的三維硅材料薄10倍。

　　在這項研究中，科學家們利用金屬-有機化學氣相沉積技術生長了單層二硫化鉬和二硫化鎢，該技術來自賓夕法尼亞州立大學的二維晶體聯盟NSF材料創新平臺(2DCC-MIP)。

　　此外，為了驗證新的二維晶體管的性能，科學家們分析了與閾值電壓、亞閾值斜率、與最小電流之比、場效應載流子遷移率、接觸電阻、驅動電流和載流子飽和速度相關的統計指標。

　　達斯教授指出，一系列測試已經證明了新晶體管的可行性，這意味著新晶體管不僅可以使下一代芯片更快、更節能，還可以承擔更多的存儲和數據處理性能。

　　據了解，TSMC的5納米工藝技術已經量產，而3納米工藝技術將于今年試制，2022年量產。此外，據報道，TSMC已經成功開發了2納米工藝技術，并將于2023年上半年進行風險生產，并于2024年開始大規模生產。

　　如果超薄二維材料晶體管進入應用階段，很快就會實現1nm工藝比。